1樓：永遠bu放棄
這個問都是問基礎的東西，剩下的還有入職培訓和實習期
hr如何面試硬體工程師
我明天要去面試硬體工程師 誰知道面試官能問我什麼問題啊 我感覺什麼也不懂啊 20
2樓：東澤
大概都是問學歷啊、工作經驗啊、籍貫啊之類的，還有一些專業知識，趕緊在網上查詢一下相關的問題，省得明天答不上來。
3樓：獨孤介白
相信自己，保持平常心
#高階硬體工程師#有的公司以面試為藉口套技術和方案。幾個人輪番問技術問題。還有一種說覺得你不錯，叫
4樓：職
你也遇到這問題，我說幾天去一個大公司面試，對方來了6個搞電源技術的，問了我一上午。唉最後一個問題，你學歷不夠，氣得我… 來自職q使用者：使用者6881151
這種情況。可以說，等我來你們這工作以後再詳細討論。我知道方案，但是呢，在沒有招聘我之前我是不能告訴你的，因為好多公司他招人去面試不是招人的，而是利用招人搞剽竊的。
來自職q使用者：汪先生
叫你如何通過硬體工程師面試
5樓：江淮一楠
通過硬體工程師面試，遇到的常見的問題：
pcb的兩條走線過長平行走線會引起什麼後果？
從訊號完整性方面來考慮，過長的走線耦合增強，串擾的本質在於耦合，所以過長平行走線會引起串擾，可能會引起誤碼操作。
常見的組合邏輯電路有哪些？
加法器，資料選擇器，資料輸出器，編碼器，譯碼器，數值比較單元，算數邏輯單元。
儲存器有哪些構成？
儲存陣列，地址譯碼器和輸出控制電路。
鎖相環電路的基本構成？
分頻器、鑑頻鑑相器、環路濾波器、壓控振盪器。
rs232和rs485的主要區別？
rs232是利用傳輸線與公共地之間的電壓差傳輸訊號，rs485是利用傳輸線之間的電壓差作為傳輸訊號，由於電壓差分對的存在，可以很好的抑制共模干擾，所以rs485傳輸更遠。
驅動蜂鳴器的三極體工作在哪個區，若是做反相器呢？
由於微控制器等其他mcu io輸出的電流比較小，大概在幾十個ma以下，所以為了驅動需要電流較大的器件，需要額外的器件。驅動蜂鳴器利用三極體，使其工作在放大區。利用三極體的飽和和截止特性，可以做反相器，作為開關使用。
四層板訊號分佈是怎麼樣的，才能使emc降低？
對於常用的4層板訊號分佈是，訊號層–地層(電源層)—電源層(地層)—訊號層。這樣設定的原則是（1）電源層和地層相鄰，可以耦合電源的噪聲，降低因電源抖動對器件的影響。（2）頂層和底層都有相應的參考層，可以良好的達到訊號阻抗要求。
（3）因兩個訊號層都有參考層，所以都有各自的參考迴流路徑，可以降低emi。
分析競爭與冒險如何產生的以及如何避免？
訊號經過邏輯閘電路都需要要一定的時間，不同的傳輸路徑上閘電路數量不一樣或者閘電路數量一樣，但每個閘電路的延遲時間不一樣，使得與穩態下得到的邏輯功能不一致，產生錯誤的輸出。到達的時間不一致稱為競爭，產生的毛刺稱為冒險。
解決辦法：1.增加選通電路；2.晶片外部新增電容；3.增加布林式的消去項；
傳輸線幾個重要的經驗公式？
對於傳輸線上任何串聯連線都有電容引數，為了使其不產生對訊號線變緩趨勢，需要滿足 c < 4 *rt。對於傳輸線上任何串聯連線都有電感引數，為了使其不產生尖峰訊號，需要滿足 l < 0.2 * z0 *rt。
ad電路中，濾波為什麼採用磁珠濾波，而不是電感？
良好的濾波電路對ad器件影響是較大，噪聲大，可能會引起誤碼操作。磁珠濾波是吸收噪聲，轉化成熱，電感濾波時反射噪聲，並沒有消除噪聲。
解釋一下電感，磁珠和電容濾波原理？
磁珠濾波是吸收噪聲磁珠的等效形式為電抗(電感) + 電阻，在低頻段，磁珠表現為感性，反射噪聲，在高頻段表現為阻性，吸收噪聲，並轉化成熱。所以選擇磁珠時需要考慮電路上的訊號和噪聲所處的頻帶，儘量讓工作頻率高於磁珠的轉化頻率，處在阻性範圍。 對於磁珠的選擇需要考慮的方面：
(1)考慮訊號工作的頻帶範圍，好確定磁珠的選型，儘量讓其大於磁珠的轉換頻率；(2)直流電阻，選擇低rdc，降低流過磁珠本身的損耗；(3)額定電流，選擇磁珠的額定電流盡量接近或者大於工作電流；(4)自諧振頻率，應選擇自諧振頻率較高的磁珠，因為工作頻率大於自諧振頻率時，會表現為電容特性，會迅速降低阻抗。
電感濾波是反射噪聲，首先說一下電感的作用（1）通直流隔交流;（2）濾波；（3）阻礙電流的變化，維持電流的穩定。因為電感本身也有一定的阻抗，所以在大電流流過時需要考慮電感上的壓降，還要注意組成的lc高通或者低通濾波器，不要使其諧振頻率工作在器件本身的工作頻帶範圍內，否則會引起諧振，紋波變大。選擇電感時，其諧振頻率要高於工作頻率，當低於諧振頻率時，電感值保持穩定，高於諧振頻率時，不過增加到一定程度後不再增加，頻率在增加電感表現為電容性，會隨頻率增高而迅速減小。
電容濾波是反射噪聲，電容的等效模型為電感+電容+電阻的串聯，在諧振頻率之前，電容表現為電容特性，隨著頻率增加，阻抗變小，但是隨著頻率超過工作頻率，會使得電容轉化為電感特性，隨著頻率的增加阻抗變大。電容的作用（1）通交流隔直流;（2）濾波，高頻噪聲的洩放通道；（3）續流池，維持電壓的穩定。電容有esr和esl特性，esr表現為其內部有一定的電阻特性。
esl與電容的封裝尺寸有關，f = （esl * c）^（-1/2）。對於esl特性，所以在選擇電容濾波的時候，儘量不要選擇同一封裝不同容值，或者同一容值不同封裝，這對於濾波會有一定的作用，但是不明顯，濾波效果較好的是不同容值不同封裝型別，可以基本上濾波各個頻段的噪聲。
對於電容的選擇一般是 陶瓷電容 高頻，鉭電容一般是中頻，電解電容一般是低頻。容值越大的鉭電容其esr值越小。
3w，20h什麼意思？
3w是相鄰走線中心距為標準線寬的3倍。h表示是電源層到底層的厚度，電源層相對於底層內縮20h，以吸收電源平面的輻射。
狀態機中的摩爾和米莉有什麼區別？
摩爾型狀態機只和狀態有關，米莉型不單單和當前狀態有關，還和輸入有關。
基爾霍夫電流定律和電壓定律？
在集總電路中，對於任一結點，所有流出結點的支路電流代數和恆等於零。
在集總電路中，對於任一回路，所有支路電壓代數和恆等於零。
如何理解運放的虛短和虛斷？
虛短是本質，虛斷是派生。當然利用這兩個運放的性質，算是把運放當作理想運放看待，不過實際中應用兩個此性質計算出來的結果也相差無幾。
虛短是由於運放的開環放大倍數往往很高，而運放的輸出往往是有限的，這樣會導致輸入的兩個引腳間的電位差很小，近似於等電位。稱為虛短。
虛斷是由於運放的差模輸入電阻很高，流入的兩個輸入端的電流很小，近似於斷路，稱為虛斷。
溫度對電晶體的影響？
當溫度升高時，對於輸入特性，即vbe與ib之間的特性，會使得輸入特性曲線左移。
當溫度升高時，對於輸出特性，即vce與ic之間的特性，會使得輸出特性曲線上移。
pdn網路最根本原則？
當溫要使得各個晶片的電壓穩定，應使得pdn阻抗低於目標阻抗，pdn阻抗 ≤ 目標阻抗 = vdd * ripple % / itransient = 2 * vdd * vdd ripple % / p 。
運放如何選擇，其中需要注意哪些引數？
運放選擇時需要注意以下幾個引數：
共模抑制比（kcmr），頻寬，供電電壓，共模輸入範圍，輸入失調電壓（offset voltage），輸入失調電流（offset current），輸入偏置電流（bias current），壓擺率，溫漂。
共模抑制比：放大差模訊號的能力，抑制共模訊號的能力，體現抵抗噪聲的能力。
供電電壓：當進行小訊號放大時，不能超過供電電壓的供電範圍，否則會產生訊號的失真。
共模輸入範圍：此引數絕對了輸入訊號的範圍，一般共模輸入範圍在手冊中會有規定，比如vcc – 0.2v，-vcc + 0.2v等，若是超過此共模輸入範圍，也會使得訊號失真。
輸入失調電壓：在輸入電壓為0時，運放本應輸出電壓也為0v，但是由於運放內部不肯能絕對對稱，會有一定的電壓輸出，為了調節輸出為0時的電壓大小為失調電壓。一般失調電壓都在uv級別。
輸入失調電流：在輸入電壓為0時，流入兩個輸入端電流的差值，這體現了運放的輸入級差分管的不對稱性，希望此失調電流越小越好。
輸入偏置電流：流入運放兩輸入端的電流的均值 i = （ibn + ibp）/ 2。
阻抗與哪些因素有關？
阻抗與介質厚度，線間距，線寬，銅厚，介電材料有關。
其中與介質厚度和線間距成正比，主要是因為由瞬時阻抗可知z = 83 * （根號下 介電常數） /cl，由於電容的值與導線距參考平面的高度成反比，所以，當導線距離參考平面比較近時，c變大，反之變小，所以z的阻抗與介質厚度成正比，若介質厚度增大，則z增大，反之亦然。經驗法則，厚度每增加1mil，特性阻抗減小2ω。
線間距主要是從自感和互感方面考慮，首先線間距越小，互感增強，自感減小，會導致迴路電感減小，這也是差分訊號為什麼要挨近的原因。當間距變小時整個迴路的電感減小，根據 阻抗和電感與電容之間的關係， z = 根號下(l/c),所以假設導線距離參考平面距離不變的情況下，z是減小的。所以阻抗z與線間距成正比。
介電材料，介電材料本身其實不會影響阻抗，但是介電材料會影響電容特性，電容與介電材料成正比，所以阻抗z與介電常數成反比。
銅厚與電感參量有關，銅厚與厚，電感的值越小，z = 根號下(l/c),所以假設導線距離參考平面距離不變的情況下，z是減小的。所以阻抗z與銅厚成反比。
線寬與電感參量和電容量有關，線越寬，l減小，由於c的值與線寬成正比（也就是橫截面面積增大），z = 根號下(l/c),所以假設導線距離參考平面距離不變的情況下，z是減小的。所以阻抗z與線寬成反比。
幾個重要性質，電感l與線間距，半徑成反比，與導線長度成正比。電容與介電常數，線寬成正比，與介質厚度成反比。
電感l的公式可以參看相關的資料。
c = 介電常數 * a / h。其中a為橫截面積，h為介質厚度。
r = ρ/a，其中電阻與線寬是成反比，所以大面積鋪銅也是基於這個道理，使得迴路阻抗儘可能小，減小地彈和壓降。
傳輸線阻抗為什麼是50ω？
對於傳輸線，若是半徑選的太大，根據特性阻抗與l，r，c的關係，l會減小，c會增大，會導致特性阻抗變低，導致訊號的衰減很大，權衡利弊，選50ω時訊號的衰減比較小。
對於邏輯閘電路的扇出數如何確定
首先要確定兩個引數，第一個是噪聲容限，驅動門的高電平門限必須高於扇出門的高電平，驅動門的低電平門限必須小於扇出門的低電平。再者需要考慮拉電流和灌電流， 由拉電流引數確定 驅動門數為 n = ioh / iih，由灌電流引數確定 驅動門數為 n = iol / iil，兩者取最小者為最大扇出數。
硬體測試工程師和硬體技術工程師的區別
甘書雲 硬體技術應該是對單板進行設計的，畫原理圖，pcb layout 硬體測試應該是當單板做好後測試單板是否工作正常的 測試工程師 硬體測試工程師主要負責硬體產品的測試工作，保證測試質量及測試工作的順利進行，並參與硬體測試技術和規範的改進與制定。他們是硬體質量的把關者，從各大人才招聘的門戶 上面看...
硬體工程師的未來，電子工程師的出路在哪裡？幹了兩年電子工程師（硬體開發），不知道以後方向在哪裡，挺迷茫！
這又是要鬧哪樣 這讓我們這些搞it的情何以堪 還讓不讓人活了 當我們向你這個目標奮鬥的時候結果來了這一句 這東西沒勁 噗 要是沒錢還哪來的幸福 錢就是意義 沒錢你妹都泡不到 電子工程師的出路在 幹了兩年電子工程師 硬體開發 不知道以後方向在 挺迷茫！ 為什麼在中國搞技術不值錢 電子工程師們，你還在座...
上海達豐硬體工程師的待遇 大專
本科生2300基本工資，加班費平時倍，週末2倍，節假日3倍。差不多一個月3000塊。大專如果是應屆生沒經驗，就是助理工程師，比本科生低一級。一個月算加班平均一下也能拿2500。少幾百塊錢的樣子。不過也要看部門，有的部門加班多，有的加班少。工資拿的也就不一樣了。針對樓下，可以到公司 上註冊簡歷，過段時...