1樓：anyway丶
主要是用74ls283晶片和74ls86晶片通過撥碼開關來控制高低電平作為二進位制的0和1，用普通led燈來展現高低電平狀態，高電平則燈亮，低電平則燈滅，通過2位的撥碼開關來實現加法器和減法器的轉換，經過兩組晶片後電流通過led，led燈亮，則表示為1，如果燈滅，則表示為0。
另外設計一個電源電路，將9v的交流電壓降到5v,再輸入到加法器、減法器電路，能夠實現8位的二進位制相加或則相減，結果的範圍應該在00000000到111111110之間，八位二進位制數換算成三位十進位制數最大為255。
擴充套件資料
設計原理圖時，在原理圖元器件的放置就要好好安排位置，以免太過雜亂，不好複查，同時，在選擇元器件的時候要注意所包含的封裝是否是插孔式，因為有的封裝是貼片式的，以免選錯，造成不必要的麻煩。
在做原理圖的時候有一些小技巧，如果像每樣相同的元器件很多，比如電阻，可以雙擊元器件然後摁tab鍵，改變元器件名稱和序號，這樣就可以一次性得到相同型號的元器件，不用一個個點，做原理圖時元器件的型號要標好，方便自己檢查和焊元器件時pcb和原理圖進行對應，從原理相簿中有差不多的元器件的時候可以觀察它們封裝的特點，看哪一個封裝比較適合自己，同時看封裝大小是否合適。
2樓：三翼熾天使
低位計數器輸出qo、qi、q2、q3分別提供0.1v、0.2v、0.
4v、0.8v的控制訊號；高位計數器輸出qo. qi、q2、q3分別提供1v、2v、4v、8v的控制訊號。
採用按鍵作為步進加、步進減的控制按鈕；為了防止在按鈕過程**現振鈴現象，在計數器加計數、減計數時鐘脈衝端與加、減計數按鈕之間接入施密特觸發器74 ls14，以消除振鈴現象。預置數選通端可以接撥碼開關，以實現預置數的設定；用開關控制預置數選通端的選通狀態，開關閉合時預置數選通端為低電平，選通端有效，預置數送到輸出端；開關斷開時預置數選通端為高電平，選通端無效，不能將預置數送到輸出端由兩個74ls192級聯構成兩位十進位制計數器的電路如下圖所示。
3樓：
74ls192本來就是10進位制的加法器
4樓：默言
192本來就是十進位制計數器，至於cpu，cpd接高電平就是加法器，ld』接高電平，四個輸入端接低電平，四個輸出端q3q2q1q0，q3q2的與非接到清零端cr，你試一下吧，不知到行不，我剛做完用五種方法做八進位制的
用同步十進位制加法計數器74ls160設計同步六進位制
5樓：老化箱廠家
74ls160為十進位制bai同步加法計數器，同步就是要du受到zhi時鐘訊號的控制——dao清零和置
數，附加功能內有進位輸出容端、置數端、清零端，還有置數輸入端狀態輸出及時鐘訊號埠，其餘埠暫可不用。那麼根據以上埠可以搭建任何進位制計數器。
如何用雙d觸發器74ls74構成十進位制加法計數器
墨汁諾 觸發器的非同步端一般是指非同步清零端或非同步置位端。與同步清零端或同步置位端相比，兩者區別如下 同步清零或置位，電平有效後，時鐘上升沿 或下降沿 時刻，清零或置位操作發生 非同步清零或置位，只要電平有效，清零或置位操作馬上發生。以74ls74為例 74ls74只有非同步置位 pre1 pre...
用VB程式設計序實現十進位制與二進位制之間的相互轉化
函小苼 1 首先，定義兩個整型變數，儲存計算出的每位二進位制數和二進位制位數的統計。2 定義一個實型變數，儲存計算的十進位制小數。3 輸入一個十進位制小數，儲存在變數d中。4 do while迴圈中，將十進位制小數乘以2。5 取十進位制數的整數部分，儲存在變數b中。6 輸出該位的二進位制數，同時將十...
十進位制65535用二進位制表示是多少啊
豔陽高照的午後 65535 十進位制 1111111111111111 二進位制 十進位制整數轉換為二進位制整數 十進位制整數轉換為二進位制整數採用 除2取餘，逆序排列 法。具體做法是 用2整除十進位制整數，可以得到一個商和餘數 再用2去除商，又會得到一個商和餘數，如此進行，直到商為0時為止，然後把...