1樓：匿名使用者
推輓輸出:可以輸出高,低電平,連線數字器件；推輓結構一般是指兩個三極體分別受兩互補訊號的控制,總是在一個三極體導通的時候另一個截止
開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).
上拉電阻：
1、當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v），這時就需 要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc（集電極開路）閘電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供洩荷通 路。
5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1. 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意 兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電 路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電 阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成rc延遲，電 阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的
oc門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100ua,設輸出口驅動電流約500ua，標準工作電壓是5v，輸入口的高低電平門限為0.8v(低於此值為低電平)；2v(高電平門限值)。
選上拉電阻時：500ua x 8.4k= 4.
2即選大於8.4k時輸出端能下拉至0.8v以下，此為最小阻值，再小就拉不下來了。
如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8v即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200ua
200ua x15k=3v
即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大阻值，再大就拉不到2v了。選10k可用。coms門的可參考74hc系列設計時管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：
輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠了） 在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
*************************
上拉電阻：
1、當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v），這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc閘電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供洩荷通路。
5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1．驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2．下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3．高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4．頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成rc延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
oc門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100ua,設輸出口驅動電流約500ua，標準工作電壓是5v，輸入口的高低電平門限為0.8v(低於此值為低電平)；2v(高電平門限值)。
選上拉電阻時：
500uax8.4k=4.2即選大於8.
4k時輸出端能下拉至0.8v以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.
8v即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200ua
200uax15k=3v即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大阻值，再大就拉不到2v了。選10k可用。coms門的可參考74hc系列
設計時管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠了）
在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1.電阻作用：
l接電組就是為了防止輸入端懸空
l減弱外部電流對晶片產生的干擾
l保護cmos內的保護二極體,一般電流不大於10ma
l上拉和下拉、限流
l1.改變電平的電位，常用在ttl-cmos匹配
2.在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為oc門提供電流
l那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
l如果有上拉電阻那它的埠在預設值為高電平你要控制它必須用低電平才能控制如三態閘電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，
l尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個微控制器來驅動,必須設定初始狀態.防止直通!
2、定義：
l上拉就是將不確定的訊號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
l上拉是對器件注入電流，下拉是輸出電流
l弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
l對於非集電極（或漏極）開路輸出型電路（如普通閘電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
l一般作單鍵觸發使用時，如果ic本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在ic外部另接一電阻。
l數位電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
l一般說的是i/o埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，i/o埠的輸出類似與一個三極體的c，當c接通過一個電阻和電源連線在一起的時候，該電阻成為上c拉電阻，也就是說，如果該埠正常時為高電平，c通過一個電阻和地連線在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：
比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。
l上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的。
關於推輓輸出和上拉電阻的區別
stm32 中的推輓輸出與複用推輓輸出有什麼區別嗎
2樓：
推輓輸出 帶有驅動力，向外提供電流、電壓 懸浮輸入，是引腳內部上拉下拉電阻全部斷開
3樓：匿名使用者
2c好像是要用開漏，不過似乎推輓也可以
stm32管腳複用開漏輸出和複用推輓輸出有什麼區別啊？ 15
4樓：
推輓是不用加上拉電阻的，開漏如果你想要輸出高電平，需要加上拉電阻；
5樓：匿名使用者
推輓輸出：高低電平都可以輸出，既可以向負載灌電流又可以從負載吸收電流，帶載能力強
開漏輸出：平時輸出地電平，加上拉電阻可以輸出高電平，上拉電阻決定功耗和速度，可以方便實現線與。
89C51微控制器的P0輸出埠為嘛要上拉電阻
追悔七年 上拉電阻是為了給你的led或其他電路提供高電平以及和適的驅動電流用的.先看看p0口的電路圖 由上圖可以看到,p0作為io口時,連線的是v2,而v1是斷開的,也就是說,p0的io上只有v1的漏電流,這個電流是很小的,如果你的led是共陰接法,是不足以驅動led發光的.但是,如果你的led是共...
微控制器加三極體用PWM控制輸出電流,輸出的電流不恆定,怎麼回事
夢裡是水鄉 你是用什麼測得不穩定呀。這問題你問得太不詳細了。好歹也把你的外圍硬體電路以及你的程式拿出來問呀。既然你說的這麼簡單。大概就是程式不合理。硬體電路不對。測量方法錯誤咯。 壯哉大猴哥 親，你自己也說了是pwm，那就一定是不會恆定的。pwm中文名叫脈衝寬度調製，pwm控制原理就是靠它的佔空比，...
微控制器輸出的是電壓訊號還是電流訊號
微控制器普通i o口輸出的是高低電平，可以說是電壓訊號。高電平為vcc，低電平為0.輸出電流指的是i o口的額定電流，也就是正常工作的最大電流，51微控制器一般為25ma，輸出電流為負載決定。負載重了，微控制器i o口就帶不動了。微控制器並不神密，要說它的輸出訊號是電壓訊號還是電流訊號並不正確。只要...