1樓：威惠智慧
關於fpga和cpld:
1.cpld早出來,是基於乘積式的
fpga晚出來,是基於查表式的,
就是說內部結構不一樣
2.乘積式對於每次輸入都很勤勞的算一遍
查表式根據輸入查詢對應的結果,是很偷懶的一種
查表式對應的結果**來?
就是由eda軟體來算的,最後將得到的結果配置到fpga裡.
由此可以理解為fpga就是一個ram
3.既然是ram,fpga就需要配置晶片(譬如flash),cpld不要
4.fpga閘電路數量通常比cpld多
5.cpld內部延時固定,fpga內部延時不固定(在幾ns之間變化)
6.如果用於實現組合邏輯,多用cpld;
用於實現時序邏輯,多用fpga
當然都用fpga也可以,不過兩者各有各自發揮的優勢(**,功耗等方面)
總之,兩者各有各自發揮的優勢和適用的場合.雖然硬體結構不同,但是對於程式設計者來說開發語言卻是可以相同的,下面說下開發語言:
關於vhdl和verilog:
1.vhdl和verilog綜合出來效果是不太一樣的, 但是對於一般使用者沒什麼區別
2.verilog的語法比較靈活(有點像c語言),適合設計規模比較小的系統
3.vhdl語法相對來說比較嚴格,適合比較設計規模比較大的系統
4.國內,歐美用verilog比較多,日本據說用vhdl比較多
我推薦學verilog,比vhdl語法靈活,更容易上手.
2樓：
fpga 更靈活,學習ic必須需要鑽研的東西，做時序上比較強。
cpld 主要是組合邏輯比較強
vhdl是當年美國國防部搞出來的，很嚴謹，但缺乏靈活性。就中國的大環境來說，用verilog應該比vhdl的多。
不管用哪個，學要語言，多做實驗，積累工程經驗才是王道。謝謝
3樓：
學過vhdl，正在使用verilog。
個人認為：如果從前學過c的話，建議使用verilog，那樣上手很快的。
vhdl：雖然有句話「vhdl是一個4億美元的錯誤」，但其實vhdl的優點也恰恰就在於語法比較規範。
另外，vhdl對門級，電路級底層描述不行。同樣verilog對高層次的描述不行。大概就是這些。
4樓：班丘元綠
都行，熟練一個就成。
最好兩個都能讀懂
5樓：匿名使用者
fpga主要適用時序性設計,cpld主要是邏輯組合,初學就學cpld吧，語言初學當然是用vhdl了
eda技術和fpga有什麼聯絡嗎，vhdl,verilog，cpld，fpga，eda技術的學習先後是怎麼樣的
6樓：風雷小草
eda的意思是利用電腦進行輔助設計，對於硬體設計來說，它泛指所有涉及到的設計軟體的集合。會使用這些軟體，是進行硬體設計的前提。但這些軟體用得再熟，也不能說明硬體設計技術有多高。
所以，沒有「eda技術」這一說法。
在國內就業，只需學習verilog即可，這也是硬體設計的前提。fpga是硬體設計的一個方向，其它還有asic和soc方向。具體學什麼，看你的就業意向而定。
女人是該選擇事業還是選擇男人
禪心隨善 事業幹得好的女人，身邊就會有優秀出色的男人，所以她們不怕離婚。而一些嫁得好的女人，就算在家受盡了委屈也微笑著對世人說自己是如何如何的幸福，因為她別無選擇 離婚，對嫁得好的女人而言，就算分得部分家產，實質是一無所有的結局。因為多數與富人離婚後的女人感情生活幾乎進入休眠狀態，再婚吧，窮的她看不...
自考是選擇自考報考還是選擇機構
尚德機構 自考是高等教育自學考試的簡稱 之所以稱之為自考，言外之意是可以自己學習自己考試的，但是大部分參加自考的物件，基本都是已經畢業很長時間，工作比較忙，或已經成家立業的人，這類人相對全日制在校生，時間是比較少的，沒有過多的精力和時間去自學 自考是可以自己學習的，也可以選擇教育機構，現在市面上有很...
遇到愛，是選擇被愛，還是選擇自己愛
選擇愛，如果愛對了，就會幸福 如果愛錯了人，就是一場悲劇。但愛情可遇不可求，沒人知道自己該愛誰，誰該愛，只有憑著自己的一顆心去選擇。選擇被愛，不許付出太多，就會有人愛，這樣會很幸福。但往往在被愛當中，自己已不知不覺在愛著對方了。換成是我，我會選擇被愛。估計你是被愛的人，因為主動去愛就不會這樣問了，直...