1樓：匿名使用者
74hc/ls/hct/f系列晶片的區別
1、 ls是低功耗肖特基，hc是高速coms。ls的速度比hc略快。hct輸入輸出與ls相容，但是功耗低；f是高速肖特基電路；
2、 ls是ttl電平，hc是coms電平。
3、 ls輸入開路為高電平，hc輸入不允許開路， hc 一般都要求有上下拉電阻來確定輸入端無效時的電平。ls 卻沒有這個要求
4、 ls輸出下拉強上拉弱，hc上拉下拉相同。
5、 工作電壓不同，ls只能用5v，而hc一般為2v到6v；
6、 電平不同。ls是ttl電平，其低電平和高電平分別為0.8和v2.4，而cmos在工作電壓為5v時分別為0.3v和3.6v，所以cmos可以驅動ttl，
但反過來是不行的
7、 驅動能力不同，ls一般高電平的驅動能力為5ma，低電平為20ma；而cmos的高低電平均為5ma；
8、 cmos器件抗靜電能力差，易發生栓鎖問題，所以cmos的輸入腳不能直接接電源。
74系列積體電路大致可分為6大類：
. 74××（標準型）；
.74ls××（低功耗肖特基）；
.74s××（肖特基）；
.74als××（先進低功耗肖特基）；
.74as××（先進肖特基）；
.74f××（高速）。
關於哪種電平有效要查手冊，根據你的電路需要選用。
2樓：
「譯碼器的輸出分為低電平有效和高電平有效兩種嗎？」
是的，也就是所謂的反向輸出或者非反向輸出。
「怎麼判斷一個譯碼器的輸出是低電平有效還是高電平有效」
查閱該型號的datasheet來確定。
「是不是帶有74ls標示的都是低電平有效？帶有74hc的都是高電平有效？」
ls、hc是晶片的製造工藝，與輸出邏輯無關。
用八個與非門設計一個2線-4線變數譯碼器，要求輸出低電平有效。畫出邏輯圖
3樓：匿名使用者
這個與非門是幾個輸入的？
好吧，我來簡單回答一下。
首先將兩個輸入端以a1和a2表示，四個輸出分別以y1,y2,y3,y4表示。
那麼，我們希望得到如下邏輯
a2 0 1a10 0111 1011
1 1101 11100111表示y1輸出低電平，其餘高電平，
1011表示y2輸出低電平，其餘高電平，以此類推。
對y1y2y3y4畫維諾圖可以分別獲得其邏輯表示式y1=((a1非&a2)非&a1非)非
y2=(a2&(a1&a2)非)非
y3=(a1&(a1&a2)非)非
y4=((a1非&a2)非&a2)非
以上，可獲得邏輯圖如下
由於化簡方式不同，邏輯電路也不同。
我化簡結果中不存在a2非這一項，因此，少用了一個與非門。
本題目可通過7個與非門即可搭建。
4樓：草白度泥莓
y1不對，這個題目的要求是與非門，把兩輸入與非門當非門用是不符合出題者的要求的，因為沒體現與的功能
有沒有輸入是低電平有效的七段顯示譯碼器
5樓：匿名使用者
我也沒找到低電平有效的七段顯示譯碼器，但可以在高電平譯碼器的輸出端，接一個非門不就行了。
6樓：鮮葛
有低電平有效的七段顯示譯碼器。
七段顯示譯碼器，也就是數碼管。其內部電路結構為：7個發光二極體，這7個二極體的一個輸入端連線在一起，作為公共端；另一個輸入端分別輸入：
abcdefg七個輸入訊號。根據公共端的輸入訊號不同，數碼管可分為兩種：共陰極和共陽極。
共陰極數碼管：公共端需輸入低電平，而abcdefg七個輸入端需輸入相應的高電平，對應的二極體才能發光，才能顯示相應資料。
共陽極數碼管：公共端需輸入高電平，而abcdefg七個輸入端根據需要輸入低電平，才能顯示相應資料。
所以所謂低電平有效的七段顯示譯碼器，就是共陽極數碼管。
微機原理儲存器擴充套件譯碼器，有一些疑惑
1 低位址也有進入6264中，那個a0 a12就是 2 memr跟memw是8086系統對外的讀取訊號 3 圓圈代表低電平輸出，6264有兩個片選，一個高電平，一個低電平，兩個搭配可以組成很多的組合，在這裡高電平就直接接5伏，低電平從a18獲得 愛問愛答來來 設計要點 1 將每個晶片的 10 位 1...
如何計算微控制器IO口輸出的高 低電平為多少伏
51微控制器io口輸出高電平時，接近vcc，可以按vcc來計算。你使用5v供電，io輸出高電壓平應該按5v計算。led限流電阻 5v led工作時端電壓 led工作電流 led電壓一般 2到3v，按平均2.5v，工作電流按10ma限流電阻 5 2.5 v 10ma 0.25k 250歐，一般選200...
數位電路里的譯碼器以及Rs觸發器的輸入低電平有效到底什麼意思，求解答
輸入訊號可以是0低電平或1高電平，低電平有效表示觸發器和譯碼器只會在輸入訊號 0時才作出應有動作，高電平時就無動作。 數位電路里高電平為 1 低電平為 0 是說數位電路里的觸發條件是高電平觸發的就是高電平有效，觸發條件是低電平觸發的就是低電平有效，也就是說數位電路里譯碼器以及rs觸發器的輸入端為0時...